MICROELECTRONIC STRUCTURE AND ITS FORMING METHOD

Also published as: Publication number: JP10074755 (A) Publication date: 1998-03-17 P0822586 (A2) Inventor(s): JENG SHIN-PUU; TAYLOR KELLY J; CHATTERJEE AMITAVA EP0822586 (A3) TW449898 (B)

Applicant(s): TEXAS INSTRUMENTS INC +

Classification: - international:

H01L21/312: H01L21/316: H01L21/762: H01L21/768: H01L23/522; H01L23/532; H01L21/314; H01L21/02; H01L21/70; H01L23/52; (IPC1-7); H01L21/316; H01L21/768

H01L21/312B; H01L21/312B2B; H01L21/316B2B;


H01L21/762C6; H01L21/768B; H01L23/532N

Application number: JP19970204903 1997073 0

Priority number(s): US19960023133P 19960730

Abstract of JP 10074755 (A)

PROBLEM TO BE SOLVED: To provide an improved method of depositing HSQ (hydrocinsilsesquioxane) in an integrated circuit structure and a process where a required multilayer interconnection is formed. SOLUTION: First, a wiring 14 is patterned on a substrte 10 by ethcing. Low-k material such as HSQ(Hydroclnsilsesquloxane) is applied onto the substrate 10 by pin coating traversing its surface so as to fill up regions between wirings. A capping layer such as an SiO2 layer 20 and the like is formed on the top of the applied low-k material layer. Then, the low-k material layer 20 of HSQ is cured by heating. Then, a thin SiO2 flattening layer 22 is formed for flattening. In another method, an HSQ and SiO2 process is repeatedly carried out for the formation of a multilayered HSQ.



Data supplied from the espacenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開平10-74755

(43)公開日 平成10年(1998) 3月17日

(51) Int.Cl. ⁶	識別配号	庁内整理番号	FI			技術表示箇所
HO1L 21/316			H01L	21/316	G	
21/768				21/90	s	
					۵	

審査請求 未請求 請求項の数2 OL (全 7 頁)

(21) 出願番号	特顧平9-204903	(71)出顯人	590000879
			テキサス インスツルメンツ インコーポ
(22)出願日	平成9年(1997)7月30日		レイテツド
		1	アメリカ合衆国テキサス州ダラス、ノース
(31)優先権主張番号	023133		セントラルエクスプレスウエイ 13500
(32) 優先日	1996年7月30日	(72)発明者	シン - プー イエング
(33)優先権主張国	米国 (US)		アメリカ合衆国テキサス州プラノ,エパー
			グリーン 2508
		(72)発明者	ケリー ジェイ・テイラー
			アメリカ合衆国テキサス州アレン,チャー
		1	ター オーク ストリート 829
		(74)代理人	弁理士 浅村 皓 (外3名)
		1	


最終頁に続く

(54) 【発明の名称】 マイクロエレクトロニク構造および形成方法

(57)【要約】

【課題】 HSQを集積回路措造内へ集積する改良され た方法および、特に多層配線を必要とする、過程を提供

【解決手段】 配線14が最初に基板10上にパターン 化されエッチングされる。ヒドロジンシルセスキオキサ ン (HSQ) 等の低k材料がウエーハ表面を横切してス ピンコートされ配線間の領域を埋める。SiO。20等 のキャッピング層が低k材料の頂部に形成される。次 に、HSQが加熱硬化される。次に、薄いSiO, 平坦 化層22を形成して平坦化することができる。別の実施 例では、HSQおよびSiO。プロセスステップを繰り 返して多層HSQとすることができる。



【特許請求の範囲】

- 【請求項1】 マイクロエレクトロニク構造の形成方法 であって、該方法は、
- (イ) 半導体基板を設けるステップと、
- (ロ) 前記基板上にヒドロジンシルセスキオキサン層を 形成するステップと
- (ハ)前記ヒドロジンシルセスキオキサン層にキャッピング層を形成するステップと、
- (ニ) ヒドロジンシルセスキオキサン層を炉で硬化する ステップと、からなる方法。
- 【請求項2】 マイクロエレクトロニク構造であって、 (イ)半導体基板と、
- (ロ) およそ4,000Åよりも大きい厚さを有する、 前記基板上の実質的にクラックの無いヒドロジンシルセ スキオキサン層と、からなる構造。
- 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は一般的に集積回路の 間隔の鉄い電線間の容量やシリコントレンチ分前の容量 を拡減する方法および構造に関する。特に、本研明は ドロジシシルセスキオキサン(HSQ) 薄膜の硬化中の ララッを抑制して高温処理に対する抵抗力を得、HS Qの多孔膜を増して比誘電率を低減する方法に関連して いる

[0002]

【栄集の技術】集積回路は非常に間隔の狭い配線を次第 に要求してきており、デバイス上のさまざまな回路を配 終するのに、7階もの、多層配線を必要とするものが多 い。間隔が狭いと関接配線間の容量が増加するとめ、デ バイスのシオオトリが収縮して密度が増加すると時候配 間間の容量およびクロストークが一層回題となる。した がって、比誘電率の低い材料を使用してこの傾向を相談 し間隔の砂線・配線間の容量を低ぐすることが次第に望ま しくなってきている。

- 【0003】配線容量は配線内に分散される量であるが、2つの要素、すなわら配線対差板、すなわち配線対容をグランド容量および配線間容量が支配的である。デザインルールが0、25ミクロン以上の超大規模集積の場
- 合、性能は配線RC運延により支配され、配線間容量は 総容量に最も寄わする。例えば、低一間部が0.3ミク ロン以下にスケールゲウンされると、総容量がつるり の %以上を構成する配線間容量により決まってしまうほど 期間容量が低くなってしまうことが理論的なモデリング により示されている。したがって、配線間容量を低減す るだけて総容量は非常に効果的に低減される。
- [0004] 従来技術の金属間誘電体(IMD)は典型 的にはおおそ4.0の比Iが電準を有する5i0,であ る。この材料を比誘電準の低い材料と置換することが望 ましい。ここで使用するように、低い比誘電率すなわち 低kは比I誘電率がおよそ3.5よりも低い、好ましくは

3よりも低い、さらに好ましくはおよそ2以下の材料を 意味する、民念ながら、比認電率の低い材料は思鋭の殊 積回路構造はよび島壁へ集酔化するのと短目できる性質 を有している。ボリシルセスキオキサン、パリレン、ボ リイミド、ベンジクロブランさはびアモルファステフ ロン等の多くのポリマー特料が低いけ認電率を有している。他の好ましい材料は典型的にテトラエトキシシラン (TEOS) 旅存溶液から作られるエーログルやキセロ ゲルである。S10、に貯ぐて、これらの野ましい低端 材料は機型的には機能的機型が低く、寸法安定型が は、温度安定度が個く、吸湿度および浸透度が高く、接 着管が個く、無熱型係数が大きくおかべルが不安定で ある。これらの優性により、ボリマーや他のは活電率の

○。 勿執力 がに使用することは問題である。 (10005) 同一出願人による特許出層 SN60/01 3、866(は1-21880)には、HSQおよび他 の比繁理事の低い材料を集積する方法および精造が開示 されている。この出願には低に材料と使来の誘電体の変 香する層からなる多層誘電体スタックを作り出すことが 開示されている。低と限の周間に挿入した変定化層によ りより脆い低に材料が衝撃に耐えるようにされる。 (10006) 同一出願人による別の出願SN60/(1

低い材料をそれだけで集精回路過程や構造においてSi

【0006】同一出版人による別の出願SN60/(TI-19738)には、HSQをメサ分離精造として集積する方法および構造が開示されている。

[0007]

【発明が解決しようとする課題】本発明により、前記したような望ましてない性質を有する。 比較電学の低い材 対き集積回路として集積する改良された方法および、特 に多層程度を必要とする。 途程が提供される。未発明は 特に上下のジンシロセスキオキサン (HSQ) 等の低は 膜の機能的強度およびクラック抵抗を改善することに関 達している。

[0008]

【課題を解除するための手段】 HS Qのクラック形成は 砂化温度、硬化環境、硬化時間、および関厚等の要因に 影響されることが理解されている。これらの条件を制御 することにおりララック訓刷はある程度成功している。 ことに関示するのは、よりロバストを操作過程とよび実 恒的にクラックの無い原いHS Q周を連載するために、 従来技術の方法のプロセスステップを配列し直して HS Qのクラックをさらに低減する方法である。一般的に、 本発明の連ឌはHS Q2 を現代する前に浸透性の機械的に 安静で細胞で維持をしましてある。

[0009] 実施解では、最初に監線がパターン化されてエッチングされる。ヒドロジンシロセスキオキサン (HSQ)等の低に材料がフェール表面を横切してスピンコーティングされ、配線間の領域を埋める。HSQは使来技術の構造で得られるものよりも厚くするのが有別である。次に、S10。等の誘電体変更化キャップ層が

HSQの頂部に形成される。次に、HSQをホットプレート上で加熱して硬化させる。次に、霧いSiO2 平坦 化層を形成して平坦化することができる。別の実施例で は、HSQおよびSiO2 プロセスステップを繰り返し て多層HSQとすることができる。

【0010】本発明の利点は、既存のHSQ遠程に較べ てプロセスステップが付加されないことである。プロセ スステップは本質的に逐次配列し直され、したがって新 遠程の利性を付加するのにコストは付加されない。

【0011】本発明の他の利点は、HSQの形成に続い て高温 (>450で)過程を使用できることである。例 えば、酸化膜高濃度化およびリフロー等の、高温炉硬化 が可能とかり誘電体の単な化性が改善される。

【0012】もう1つの利点はO2 およびH2 0硬化を 使用して後続する過程の前に酸化膜を "回復" できることである。

【0013】さらに、HSQはキャップ層によりプラズマから保護されるため、必要ならば、不能物により酸素プラズマアッシングを使用できることである。また、本発明は前記した参照出願の方法と組み合わせることができる。

【発明の実施の形態】図1を参照して、本発明の実施例

[0014]

を示し、HSQ18 日洋半郷本数別 10 上の記録 14 間に 堆積されている。HSQはいくつかの周知の方法の1 つ、および前記参照出原に配載された方法により形成す ることができる。 準い続電体キャップ間すなわち安定化 層 2 0 がHSQ間を被覆している。キャップ間に続いて 付加版に材料電光形することができる。次に、単いて 化金属間節電体層 2 2 により金属間領域を完成することが

【0015】図24一図20を参照して、図1の完成構造で表される本発明の実施制を形成する一連のステップを示す。図24に持衛体開12で被要された半等体基板10をか成っても実施的はません。これらの配線は連型的にはシリコン結晶等の下等体料のウエーハの表面上に作られるアクティブデバイスの頂面上に確立れるため、半線体基板10を10を1分である。では、2000で、1000で、1000で、1000で、1000で、1000で、1000で、1000で、1000で、1000で、1000で、1000で、1000で、100で、1000で、100で

【0016】好ましくは、配線はアルミニウム層を好ま しくは早埋な詩電体層12上に堆積させて形成される。 アルミニウムはレジストでマスクし、パターン化している 知のいくつかの方法の中の一方法によりエッチングする ことができる。この手順により、図2aに示すような金 鳳配線14が得られる。本発明の方法はアスペクト比の 高い金属を使用し、配線金属の厚さは端よりも大きい。 アスペクト比の高い配線は、高密度回路の鉄い間隔を維 持しながら配線は就を低減するのに有用である。 配線と 下層回路間の接線はだ下およびアラグ16により表され る。 ピアの数および位置は下層回路の設計によって決ま る。

【0017】図2bにウエーハ表面上で配線14間に形 成したHSQ18を示す。好ましくは、HSQ18は、 図2 bに示す、金属配線14間の重要な領域を埋めるの に十分な厚さでスピンコートプロセスにより形成され る。好ましい材料はおよそ3よりも小さい比誘電率を有 **するポリヒドロジンシルセスキオキサン (HSQ) であ** る。この材料はダウーコーニング社で製造され、FOX のトレードマークで販売され、またアライドシグナル社 からもHSSOのトレードマークで販売されている。次 に、HSQは好ましくはスピンコータ上のホットプレー トベークによりおよそ300°Cで部分硬化される。 【0018】続いてHSQ18には、図2bに示すよう な安定化キャップ層20が形成される。キャップ層はマ イクロクラックの核形成および伝搬を防止し、O。およ びH2 O炉硬化を可能とし、クラックを生じることなく より厚いHSQ層を可能とし、平坦化を改善する。キャ ップ層の厚さはHSQの強度および厚さに従って最適化 することができる。キャップ層は濃密なプラズマSiO 2, プラズマSi3 N4, フッ化SiO2 もしくは他の 適切な誘電体とすることができる。ピアエッチに使用す るのと同じCFに基づく化学作用をエッチングに使用す るため、プラズマCVDSiO。キャップ層が好まし い。キャップ層の厚さは好ましくは1,000-3,0 00Å, 最も好ましくはおよそ2, 000Åである。 【0019】キャップ層20の形成後、HSQを硬化す ることができる。キャップ層はマイクロクラックの核形 成および伝搬の防止を助け、O。およびH。 O炉硬化を 可能とし、クラックを生じることなくより厚いHSQ層 を可能とし、平坦化を改善する。

2 9個にし、下近は、転送する。
[0020] 続いて、キャップ層20におよそ16,0
00人の薄い510,周間誘電体22を形成して平坦化
することができ、周間誘電体22を形成して平坦化
になった。周間誘電体27ラズでCVD(PBCVD)により堆積され
学機時間巻(CMP)により平坦化される510,7
る。接く評論するように、本界明は従来の前電体材料間
に低誘電体材料を配置することにより、S10,と比勢
電準の低い材料の利点を超冷させさるのである。構造
的変速性、粘着性、熱反響半等がS10,その他の造切
交響解体に関係の数された。

【0021】本発明の方法を繰り返して、互いに積み重ねられた多層配線を形成することができる。多層の例を 図3に示す。典型的な多層配線は層間のビアおよびコン タクト16が必要である。これらのビアは通常、周知の 方法で層間誘電体が形成され平坦化された後で作られ

【0022】図3にはライナー層24も示されている。 ライナー層24はHSQが配線14と接触しないように するために使用することができる。ライナー層はCVD シリコン酸化膜等のエッチストッピングすなわち保護オ ーバコート層とすることができる。次に、HSQ材料ラ イナー層のトのウエーハ表面上でスピンコートされる。 【0023】図1に示す構造は従来技術の構造に類似し ているが、重要な特徴に注目願いたい。本発明の方法に より、HSQは従来よりも厚く形成することができる。 厚さが増すために、金属配線層間に比誘電率のより低い 材料を有することにより配線容量を低減することがで き、同じ金属層上の配線間のフリンジング容量も低減す ることができる。従来技術の方法を使用する従来技術の 構造では、最大平面フィールド厚26はおよそ4,00 0Åであり、配線28上の最大HSQはおよそ1、00 O.Aであった、従来技術の方法を使用すれば、これらの 最大値の上に形成されるHSQには著しいクラック問題 が生じた。本発明の実施例は4,000Åよりも大きい フィールド厚26および1,000Åよりも大きい配線 28上のHSQを含んでいる。

[0024]本発明の別の実施例を図はに示す。この実施例は表現場の方法を多人外60 (TT-1973) の構造に応用している。この応用はHSQが分離消内に配置されて耐高温トレンサ盟込みを行うことを明示している。このは近では、炉硬化の場にHSQペキーストリカ電とができた利であることも利った。特に、キャップ層により有確と影響を及ぼすことなくHSQ肩を埋ぐることができる。また、キャップ層によりHSQののと。及ばずHSORのはそれできる。また、キャップ層によりHSQののと。及ばずHSO牙のにをおりるのとのとなりまり、の呼吸にをおり、 【0025] 図は示すように、シリコン語板10はトランジスタ32等の開接アクティブデバイスを分離する 分離落30を有している、繁化調キャッア22は消形成 エッチングのハードマスクであると共た際化限平単化の のMPストッパである。野ましくは、次に指収計18Q 18によりスピンコートされる。野ましくは、次にHS Q18はスピンコータ上でホットプレーバークにより 部分硬化される。野ましくはPETEOSであるキャッピング間20分前記した。おましてはPETEOSであるキャッピン 円置20分前記したように形成される。キャッピン グ間20分前記したように形成される。キャッピン 位は書50℃の月。0时で安全に呼吸化される。炉硬 化は好ましくは15~10分、最も好ましくはおよそ 30分分でわれる。

【00261本時期のもう1つの実施側を図ちに示す。
の実施所では対ソタルや電転機としてHSG原が使用されている。図5からお判りのように、シリコン基板
10は1つ以上のゲート34を有している。ゲートは例 様アクティブドイスを分離する分離湯30をもんでいる。辞さしくは、実体民事のと18はスとソコートされる。好ましくは、実体民事のと18はスとソコートされる。好ましくは、アは「18が現代される。好ましくはアヒアにのであるキャッピング層20が簡記したは1050でのN、の、りもしくは850でのH、の内で安全に呼吸化される。好ましくは、伊吸化は15-1

【0027】本発明は、また、安定化層を前配した同一 出願人による出願に開示された構造および技術と組み合 わせて使用とするものである。 【0028】

【表1】実施例および図面の大要を表に示す。

図前	好ましいまたは	MA MILE	men m
ESIM	対ましいまだは	一般的用語	代替例
要素	特定例		
10	シリコン基板	基板またはウエーハ	GaAs
12	シリコン酸化膜	パッファ脳	
14	アルミニウム	配線	Tin/Al/Tin, Co. V
16	タングステン	ピア	アルミニウム
18	HSQ	低比游電車材料	キセロゲル,有機SOG,低比誘電率
			ポリマー
20	TROS	キャッピング層	ファ化SiO2, SizNe, ダイアモンド,
			機械的強度の良い他の誘電体
22	SiO,	金属質誘電体	ファ化SiOz, Si z II 4, ダイアモンド,
			機械的強度の良い他の誘電体
24	シリコン酸化膜	ライナー	ファ化Si0:
30	トレンチ		
3 2	室化模	研磨ストッパ	
3 4	シリコン酸化膜	パッド酸化膜	

【0029】実施例を参昭して本発明を説明してきた が、この説明は制約的意味合いを有するものではない。 当業者ならば、説明を読めば、他の実施例だけでなく例 示した実施例のさまざまな修正および組合せが自明であ ろう。このような修正や実施例は全て特許請求の範囲に

出願

入るものとする。

【0030】関連出願の相互参照

同一出願人により出願されている下記の出願は本出願に 関連しており、本開示の一部としてここに組み入れられ

ている。 TIケース 出願日 表題

S/N08/298,807 TI-19532 08/03/94 S/N08/455.765 TI-18929AA 05/31/95 比誘電率の低い絶縁体を埋込んだ平坦 S/N60/005132 TI-20784 10/12/95 集積回路用低容量配線構造 S/N60/ TI-21907 10/25/95 S/N60/ TI-21909 12/04/95 S/N60/013.866 TI-21880 03/22/96

S/N08/137.658 TI-18509 10/15/93 配線間容量を低減する平坦化構造 メタルリード間の配線容量改善

化多層配線方式

高熱伝導配線構造

分解ポリマーを使用した集積回路用低 容量配線構造

比誘電率の低い材料を使用した集積回

路用低容量配線構造 TI-19738 07/30/96 流動性酸化膜を埋込材料として使用し

たシリコンオンインスレータ技術用メ サ分離埋込過程

【0031】以上の説明に関して更に以下の項を開示す 3.

S/N60/

(1) マイクロエレクトロニク構造の形成方法であっ て、該方法は、(イ)半導体基板を設けるステップと、 (ロ)前記基板上にヒドロジンシルセスキオキサン層を 形成するステップと、(ハ) 前記ヒドロジンシルセスキ オキサン層にキャッピング層を形成するステップと、

(二) ヒドロジンシルセスキオキサン層を炉で硬化する ステップと、からなる方法。

【0032】(2) マイクロエレクトロニク構造の形 成方法であって、該方法は、(イ)金属配線を有する半 遊体基板を設けるステップと、(ロ)前記基板の前記配 線上にヒドロジンシルセスキオキサン層を形成するステ ップと、(ハ)前記ヒドロジンシルセスキオキサン層に キャッピング層を形成するステップと、(二)とドロジ ンシルセスキオキサン層を炉で硬化するステップと、か らなる方法。

【0033】(3) 第1項もしくは第2項記載の方法 であって、前記ヒドロジンシルセスキオキサンは前記基 板上の配線間に形成される方法。

【0034】(4) 第1項記載の方法であって、さら に、前記とドロジンシルセスキオキサンを形成する前に 前記落電性配線上にライナー層を設ける付加ステップを 合む方法。

【0035】(5) 第1項もしくは第2項記載の方法であって、前記ヒドロジンシルセスキオキサンは前記基板トの分離温内に形成される方法。

【0036】(6) 第1項もしくは第2項記載の方法であって、前記キャッピング層はSiO2 およびS3 N4, およびフッ化SiO, の群から選択される方法。

[0037] (7) 第1項もしくは第2項記載の方法 であって、前記炉硬化はC_x H_y , C_x F_y , N₂ , O 2 , H₂ Oおよびフォーミングガス (H₂ とN₂ の混 合)からの環境を有する方法。

【0038】(8) 第7項記載の方法であって、前記 炉硬化は400℃よりも高い温度を有する方法。

【0039】(9) 第7項記載の方法であって、前記 炉硬化は800℃よりも高い温度を有する方法。

[0040](10)第1項もしくは第2項記載の方法であって、堆積に続いて前記誘電体を平担化する付加ステップを含み、次にステップ(イ)から(二)を繰り返して多層配線構造を作り出す方法。

【0041】(11) マイクロエレクトロニク精造で あって、(4) 半導体基板と、(ロ) およそ4,000 よよりも大きい厚さを有する、前記基板上の実質的にク ラックの無いとドロジンシルセスキオキサン層と、から かる相論。

【0042】(12) 第11項記載の構造であって、 前記ヒドロジンシルセスキオキサンは前記基板上の配線 間に形成される構造。

【0043】(13) 第11項記載の構造であって、 前記ヒドロジンシルセスキオキサンは前記基板上の分離 溝内に形成される構造。 【0044】(14) 第11項記載の構造であって、 前記キャッピング層はSiO₂ およびS₃ N₄, および フッ化SiO₂ の群から選択される構造。

【0045】(15) 第11項記載の構造であって、 前記しドロジンシルセスキオキサンは前記基板上のデバ イスゲート上にポリメタル誘電体として形成される構 造

20046] (16) HSQを集積回路構造内へ集積 する収拾された方法および、特に多層配線を必要とす する収拾を提供される。実施例では、配線14が最初に 基板10上にパターン化されエッチングされる。しドロ ジンシルセスキオキサン(HSQ)等の低は材料がタエー 小表面を検切してスピンコートを加高線回の領域を める。SiO, 20等のキャッピング間が低は材料の項 部に別成される。次に、HSQが加熱型化される。次 に、薄いSiO, 平型化層20を形成して単位することができる。別の実施例では、HSQおよびSiO, ア ロセスステップを繰り返して多層HSQとすることができる。

【図面の簡単か説明】

【図1】本発明の好ましい実施例の断面図。

【図2】図1の好ましい実施例の製作ステップ.

【図3】多層配線を有する本発明の好ましい実施例の断 画図

【図4】トレンチ分離にキャップ付きHSQ層を使用した本発明のもう1つの好ましい実施例の断面図。 【図5】追加の実施例を示す。

【符号の説明】

10 半導体基板

12 誘電体層

14,28 配線 16 ピアおよびプラグ

18 HSQ

20 安定化層


22 金属間該電体層

24 配線層


30 分離溝


32 トランジスタ 34 ゲート

[図1]









フロントページの続き

(72)発明者 アミタバ チャッタージー アメリカ合衆国テキサス州プラノ、サンタ ナ レーン 3545